近日宣布推出其用于人工智能、內存擴展和高端云計算芯片的完整DesignWare® Compute Express Link (CXL) IP核解決方案，其中包含控制器、PHY和驗證IP核。CXL協(xié)議支持芯片與通用加速器、內存擴展器和智能I/O設備之間的低延遲數(shù)據(jù)通信，這些設備需要用于數(shù)據(jù)密集型工作負載的高性能異構計算。新思科技Designware CXL IP核解決方案符合CXL 1.1規(guī)范，并支持所有三種CXL協(xié)議（cxl.io、cxl.cache、cxl.mem）和設備類型，滿足特定應用要求。CXL IP是核在新思科技用于PCI Express 5.0的DesignWare IP核基礎上構建而成，已被所有關鍵市場細分領域的十幾家領先半導體公司所采用，并已證明與生態(tài)系統(tǒng)中的一系列產品具有良好的互操作性。

英特爾研究員、英特爾I/O技術與標準主管Debendra Das Sharma博士表示：“Compute Express Link是新一代異構計算架構的關鍵促成因素，在這些架構中，CPU和加速器配合使用以提供最先進的解決方案。在新思科技等領先IP核提供商的支持下，我們正在開發(fā)一個有望讓整個行業(yè)受益的穩(wěn)定、創(chuàng)新型CXL生態(tài)系統(tǒng)。”

新思科技Designware CXL控制器可幫助設計師實現(xiàn)1GHz的時序收斂，并提供一個強大的512位架構，支持X16鏈路以獲得最大的CXL帶寬。此外，CXL控制器還提供可靠性、可用性和可維護性(RAS)功能，有助于維護數(shù)據(jù)可靠性，同時可成功調試和解決鏈接問題。32 GT/s PHY允許具有挑戰(zhàn)性的長距離應用在功率、電壓和溫度(PVT)變化范圍內出現(xiàn)超過36分貝(dB)的信道損耗。符合CXL標準的VC驗證IP核使用內置序列、檢查，以及所有鏈路配置（最多16個信道和32 GT/s數(shù)據(jù)速率）的覆蓋，來驗證i/o、內存訪問和一致性協(xié)議功能。符合CXL標準的SystemVerilog測試套件可加快驗證收斂，并作為源代碼提供。    

新思科技解決方案事業(yè)部營銷副總裁John Koeter表示：“作為接口IP核領域的領導者，新思科技一直站在為新一代互連（如CXL）開發(fā)IP核解決方案的前沿，以幫助設計人員將必要的功能整合進他們的芯片中。利用在PCI Express 5.0方面的專業(yè)知識，我們將完整的DesignWare CXL IP核解決方案推向市場，使設計人員能夠滿足其芯片的內存一致性和快速數(shù)據(jù)連接要求，同時降低相關風險。”