新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布，推出用于超大規模數據中心、人工智能和網絡設計的多芯片模塊(MCM)超短距離連接的DesignWare® Die-to-Die PHY IP核。DesignWare Die-to-Die PHY IP核支持從2.5G到112G數據速率的NRZ和PAM-4信令，為大型MCM設計提供最大的每芯片邊緣吞吐量。為了提高片上系統(SoC)產量，Die-to-Die PHY允許將大型芯片分割成較小的芯片，同時為功率、單位IO寬度、延遲或傳輸距離的帶寬提供了權衡。作為新思科技全面云計算IP核解決方案的最新補充，DesignWare Die-to-Die PHY由經流片驗證的112G/56G以太網、HBM 2/2e、DDR 5/4和PCI Express 5.0控制器、PHY和驗證IP核組成。

新思科技為設計者提供了全面的布線可行性分析、封裝基板指南、信號和電源完整性模型以及串擾分析，以便將DesignWare Die-to-Die PHY快速集成到片上系統中。X16通道配置中的半雙工發射器和接收器為高吞吐量的die-to-die連接提供每毫米每秒1.8TB的單向帶寬。為了滿足先進FinFET工藝中片上系統的功率要求，Die-to-Die PHY為超低功耗die-to-die和die-to-optical的引擎連接提供不到1 pJ/bit的功耗。DesignWare Die-to-Die PHY IP核符合OIF CEI-112G和CEI-56G 超短距離(USR)和超短程(XSR)連接標準。

新思科技解決方案事業部營銷副總裁John Koeter表示：“用于高端數據中心和網絡應用的先進片上系統正在接近最大的晶片尺寸限制，這就要求設計者將片上系統劃分為較小的模塊化芯片。具有領先功耗、性能和面積的DesignWare Die-to-Die PHY IP核使我們的用戶能夠滿足其在設計最先進FinFET工藝方面的短距離連接需求，并迅速向市場提供與眾不同的差異化產品。”

可用性

7nm FinFET工藝的DesignWare Die-to-Die PHY IP核的硅設計工具包現已推出。