DSP、FPGA和射頻器件廠商提供更高性能、更低功耗的器件和方案，以滿足新通信標(biāo)準(zhǔn)提出的更高要求，并降低運(yùn)營(yíng)商的資本性支出和營(yíng)運(yùn)成本。
3G與LTE(長(zhǎng)期演進(jìn))基站對(duì)DSP/FPGA(數(shù)字信號(hào)處理器/現(xiàn)場(chǎng)可編程門陣列)以及射頻產(chǎn)品在性能上提出了許多新的要求。芯片企業(yè)針對(duì)這些新需求也提出了新的開發(fā)理念，并推出了許多新的解決方案。
多核DSP：內(nèi)核數(shù)量/性能/功耗間達(dá)到平衡
多核DSP已經(jīng)在基站中獲得了廣泛的應(yīng)用。飛思卡爾網(wǎng)絡(luò)部亞太區(qū)業(yè)務(wù)拓展總監(jiān)曲大健先生介紹說(shuō)，3G和LTE通信基站對(duì)多核DSP有幾個(gè)主要的衡量指標(biāo)：一是DSP核的處理能力要非常強(qiáng)，以滿足數(shù)據(jù)處理的需求。二是DSP要有適量的周邊接口并具備較快的接口速率，滿足MIMO(多輸入/多輸出)的需求。三是DSP中多核之間要有高速連接，這樣不會(huì)造成數(shù)據(jù)傳輸和輸入的瓶頸。四是基帶加速器要有高速的數(shù)據(jù)吞吐量，以高效完成對(duì)特定算法的處理。
他表示，目前，在多核DSP產(chǎn)品架構(gòu)上呈現(xiàn)這樣幾種發(fā)展方向：一方面，一些企業(yè)在市場(chǎng)上提供3核DSP產(chǎn)品，未來(lái)將提供4核DSP產(chǎn)品。這類多核DSP產(chǎn)品，核的數(shù)目比較少，每個(gè)核的處理能力相對(duì)較強(qiáng)，但其總體處理能力還是受到一定的限制。另一方面，一些企業(yè)提供64核、128核的多核DSP產(chǎn)品。這類多核產(chǎn)品，每個(gè)處理核架構(gòu)較為簡(jiǎn)單，處理能力也比較弱。由于集成了較多的處理核，這類DSP的芯片面積會(huì)比較大。而飛思卡爾最新推出的6核DSP產(chǎn)品MSC8156，在上述兩類多核DSP產(chǎn)品中做了平衡。該產(chǎn)品核的數(shù)目不是最少的，而且每個(gè)核的處理能力保持在一個(gè)比較強(qiáng)的水平上，因此可以達(dá)到較強(qiáng)的總體處理能力，同時(shí)還保持了較小水平的芯片面積。
德州儀器DSP業(yè)務(wù)開發(fā)經(jīng)理郝曉鵬則認(rèn)為，在3G和LTE基站部署中，選擇多核DSP時(shí)要注意幾個(gè)因素：首先，總體擁有成本要低。借助硬件加速器，設(shè)備制造商不需要DSP核便能實(shí)現(xiàn)信道解碼以及WCDMA和TD-SCDMA中的Rake處理。而且，基帶處理器外部不需要再添加加速器，這樣就降低了功耗，減少了外部組件數(shù)，并降低了熱設(shè)計(jì)的復(fù)雜度。其次，全球眾多的運(yùn)營(yíng)商對(duì)功效和綠色基站收發(fā)臺(tái)(BTS)提出了越來(lái)越高的要求。因此，器件需要大幅降低功耗。再次，多核DSP在內(nèi)核數(shù)量、加速器和內(nèi)部存儲(chǔ)架構(gòu)間的良好平衡將會(huì)實(shí)現(xiàn)最佳的通道密度，而且還能使系統(tǒng)的升級(jí)過(guò)程變得十分便捷?？偟膩?lái)看，考慮到某些計(jì)算密集型因素，德州儀器在用于基帶處理的DSP系統(tǒng)級(jí)芯片中集成了硬件加速器，這樣，該解決方案就可以實(shí)現(xiàn)低成本和低功耗的目標(biāo)。
FPGA：新器件滿足高性能應(yīng)用
在基站基帶處理單元(BBU)中，F(xiàn)PGA起到了協(xié)同處理的作用。在IF(中頻)處理中，F(xiàn)PGA承擔(dān)了主要的處理功能。
